اطلاعات پایان نامه
شماره شناسایی : 39305132
نام و نام خانوادگی : علي نوروزي فروشاني
عنوان پایان نامه : طراحي و شبيه سازي یک سلول SRAM توان پایين با SNM بهينه شده وتکنولوژي ساخت CNTFET برپایه اشميت تریگر
رشته تحصیلی : مهندسي برق الكترونيك
مقطع تحصیلی : كارشناسي ارشد
استاد راهنما : مهدي آمون
استاد مشاور :
چکیده : محدودیت‌های فیزیکی تکنولوژی ساخت، محقق‌ها را ملزم به یافتن راه‌ حل‌های دیگری جهت افزایش سرعت و کاهش توان کرده است. مسئله کوچک سازی بر پایه تکنولوژی ساخت سلیکونی، محدودیتی بزرگ محسوب می‌شود. در سالهای اخیر تکنولوژی ساخت قطعات، با روش‌ها وترفند‌های متفاوت به سمت نانوالکترونیک پیش رفته است. به عنوان مثال می‌توان از ترانزیستورهای نانو تیوب کربنی نام برد که با توجه به تشابه عملکردی به ماسفت‌ها، مورد استقبال قرار گرفته‌اند. این تحقیق به بهینه سازی سلول شش ترانزیستوری مبتنی بر گیت‌های معکوس‌کننده اشمیت تریگری و Force stack پرداخته است. با بررسی سلول‌های ارائه شده‌ی قبلی، مدار 12ترانزیستوری تک خروجی با تکنولوژی 22nm با ولتاژ تغذیه 0.5 ولت پیشنهاد شده است. هدف، بررسی و بهینه‌سازی پارامترهای مداری از جمله توان، سرعت و حاشیه امنیت نویز می‌باشد. در پایان با استفاده از شبیه سازی، تاثیرات جایگزینی ترانزیستورهای نانو تیوبی، بر پارامترهای مداری مورد بررسی قرار گرفته است. شبیه سازی‌ها توسط نرم افزار Hspice دردمای 25 درجه سلسیوس انجام شده است.
کلمات کلیدی : SRAM, ترانزیستورهای نانوتیوب, حافظه تک خروجی, اشمیت تریگر
تاریخ دفاع : 1397/11/07
دانلود فایل چکیده

About Proposal
Title : Design and simulation of a CNTFET SRAM cell based on Schmitt-Trigger with optimized SNM for low power circuits
Abstract : Physical limitation of manufacturing technology makes researchers find other solutions to increase speed and reduce power consumption. Miniaturization based on silicon fabrication technology is a limitation. In recent years, technology has been developing towards nanotechnology using different methods. For instance, carbon nanotube transistors which due to functional similarity to the MOSFETs, are welcomed. This research aims to optimize a 6-transistor cell based on Schmitt trigger and force stack methods. Reviewing previous studies, a 12-transistor circuit; single-ended is proposed with 22nm technology at voltage 0.5 volts. The purpose is, optimizing the parameters including speed, power and static noise margin. Finally, the effects of replacing CNTFET transistors on parameters has been investigated using simulation. Simulations have been performed by Hspice software at 25°C.
Keywords : SRAM, nanotube transistor, CNTFET, single ended, Schmitt trigger, force stack
Download Abstract File